Docket No.: 67161-094 PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Masakazu HIROSE, et al. : Confirmation Number:

Serial No.: : Group Art Unit:

Filed: September 03, 2003 : Examiner:

For: SEMICONDUCTOR DEVICE

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claims the priority of:

Japanese Patent Application No. JP2003-109116, filed on April 14, 2003.

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Stephen A. Becker Registration No. 26,527

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:gav Facsimile: (202) 756-8087

Date: September 3, 2003

67161-094 Masakazu HIROSE et al. 庁 September 3,2003

日本 国 特 許 庁 JAPAN PATENT OFFICE MeDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 4月14日

出願番号

Application Number:

特願2003-109116

[ST.10/C]:

[JP2003-109116]

出 願 人 Applicant(s):

株式会社ルネサステクノロジ

2003年 6月17日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

542741JP01

【提出日】

平成15年 4月14日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 29/786

【発明者】

【住所又は居所】

兵庫県伊丹市荻野1丁目132番地 大王電機株式会社

内

【氏名】

廣瀬 正和

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

森下 玄

【特許出願人】

【識別番号】 503121103

【氏名又は名称】 株式会社ルネサステクノロジ

【代理人】

【識別番号】

100064746

【弁理士】

【氏名又は名称】 深見 久郎

【選任した代理人】

【識別番号】 100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】 100083703

【弁理士】

【氏名又は名称】 仲村 義平

【選任した代理人】

【識別番号】 100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100098316

【弁理士】

【氏名又は名称】 野田 久登

【選任した代理人】

【識別番号】 100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】 008693

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】 要 【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 半導体基板の上に絶縁層を介在させたチャネル層を備え、このチャネル層に電界効果トランジスタを含む半導体回路が設けられる半導体装置であって、

前記チャネル層と前記半導体基板との間に設けられ、前記絶縁層を構成する第 1 絶縁層および第 2 絶縁層と、

前記第1 絶縁層と前記第2 絶縁層との間に設けられる電位配線層と、を備え、 前記電位配線層は、平面的に見て層間絶縁層を介在させながら、それぞれ交互 に配設される電源電位領域および接地電位領域を含み、選択された電源電位領域 および接地電位領域は、選択された前記電界効果トランジスタに電気的に接続さ れていることを特徴とする、半導体装置。

【請求項2】 前記電位配線層は、前記第1絶縁層と前記第2絶縁層とに直接接するように設けられる、請求項1に記載の半導体装置。

【請求項3】 前記電位配線層は、前記第1絶縁層の上に設けられる第1電位配線層と、前記第1電位配線層の上に設けられる第2電位配線層とを含み、

前記第1電位配線層と前記第2電位配線層との間には、誘電体層が設けられ、

前記第1電位配線層には、前記電源電位領域および前記接地電位領域のいずれか一方が設けられ、前記第2電位配線層には、前記電源電位領域および前記接地電位領域のいずれか他方が設けられ、平面的に見て前記電源電位領域および前記接地電位領域はそれぞれ交互に配設されている、請求項1に記載の半導体装置。

【請求項4】 前記電位配線層は、前記第1絶縁層の上に設けられる第1電 位配線層と、前記第1電位配線層の上に設けられる第2電位配線層とを含み、

前記第1電位配線層と前記第2電位配線層との間には、誘電体層が設けられ、

前記第1電位配線層および前記第2電位配線層には、それぞれ前記電源電位領域および前記接地電位領域が平面的に見て層間絶縁層を介在させながら交互に配設され、

前記第1電位配線層に配設される前記電源電位領域および前記接地電位領域の

延びる方向と、前記第2電位配線層に配設される前記電源電位領域および前記接 地電位領域の延びる方向とが交差するように設けられる、請求項1に記載の半導 体装置。

【請求項5】 前記チャネル層と前記第2絶縁層との間において、

前記第2絶縁層の上に設けられる電源層と、

前記電源層の上に設けられる第3絶縁層とをさらに備え、

前記チャネル層に設けられ、前記電界効果トランジスタのチャネル領域を含む ボディ領域が、前記電源層と接続している、請求項1から4のいずれかに記載の 、半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体装置に関し、より特定的には、SOI (Silicon On Insulator) 構造を備える半導体装置に関する。

[0002]

【従来の技術】

近年、一つの半導体基板上に複数の半導体集積回路(たとえば、メモリ、システムLSI)を構成するようなデバイスが作られるようになってきている。このようなデバイスでは、少数の電源電位ピン/接地電位ピンで、一つの半導体基板上に複数に構成された半導体集積回路を共有することがある。なお、電源電位ピン/接地電位ピンを設ける構造を開示する特許文献として下記のものが挙げられる。

[0003]

【特許文献1】

特開2001-127300号公報

[0004]

【特許文献2】

特開2001-177098号公報

[0005]

【特許文献3】

特開平08-055989号公報

[0006]

【特許文献4】

特開平08-330546号公報

[0007]

【特許文献5】

特開平08-298285号公報

[0008]

【特許文献6】

特開平07-297188号公報

[0009]

【発明が解決しようとする課題】

しかしながら、電源電位および接地電位がデバイス内部で電位が低下することにより、電源電位ノイズおよび接地電位ノイズによる悪影響を受けやすくなり、半導体装置全体として、電気特性が悪化することが考えられる。各デバイス間を接続する信号線(たとえば、データパス)の配線面積が大きいために、電源電位配線および接地電位配線の断面面積を太くして(大きくして)、配線抵抗を下げることは困難である。また、DRAM (Dynamic Random Access Memory) セルのように大きな段差が存在するようなデバイスでは、トランジスタの上層にメタル配線を多層に配線するには限界がある。

[0010]

したがって、この発明は上記課題を解決するためになされたものであり、複数 の半導体回路を備える半導体装置において、半導体装置の断面構造に関係なく、 電源電位および接地電位の強化を可能とする、半導体装置を提供することにある

[0011]

【課題を解決するための手段】

本発明に基づいた半導体装置においては、半導体基板の上に絶縁層を介在させ

たチャネル層を備え、このチャネル層に電界効果トランジスタを含む半導体回路 が設けられる半導体装置であって、以下の特徴を有する。

[0012]

上記チャネル層と上記半導体基板との間に設けられ、上記絶縁層を構成する第 1 絶縁層および第 2 絶縁層と、上記第 1 絶縁層と上記第 2 絶縁層との間に設けられる電位配線層とを備える。さらに、上記電位配線層は、平面的に見て層間絶縁層を介在させながら、それぞれ交互に所定の間隔を隔てて配設される電源電位領域および接地電位領域を含み、選択された電源電位領域および接地電位領域は、選択された上記電界効果トランジスタに電気的に接続されている。

[0013]

上記半導体装置の構成によれば、電源電位領域および接地電位領域を電界効果トランジスタの積層方向に関係のない反対方向(下方向)に設けていることから、電源電位領域および接地電位領域に段差を生じさせることを回避することが可能になる。その結果、電源電位領域および接地電位領域の配線抵抗の低下が図られ、半導体装置の電気特性の安定化を図ることが可能になる。

[0014]

また、上記半導体装置の構成によれば、電源電位領域および接地電位領域が平面的に見て層間絶縁層を介在させながら、それぞれ交互に所定の間隔を隔てて配設されていることから、電源電位領域と接地電位領域との間に、寄生容量(カップリングコンデンサ)を形成させることが可能になる。その結果、外乱因子に対して、この寄生容量をデカップリングコンデンサとして機能させることが可能になり、さらなる電源供給の安定化を図ることが可能になる。

[0015]

【発明の実施の形態】

以下、この発明に基づいた各実施の形態における半導体装置について、図を参 照して説明する。

[0016]

(実施の形態1)

図1から図7を参照して、実施の形態1における半導体装置100およびその

製造方法について説明する。なお、図1は、本実施の形態における半導体装置100の構造を示す断面図であり、図2は、図1中II-II線矢視断面図である。また、図3~図7は、本実施の形態における半導体装置100の製造方法を示す、第1~第5製造工程を示す製造工程断面図である。

[0017]

(半導体装置100の構造)

まず、図1を参照して、本実施の形態における半導体装置100の構造について説明する。この半導体装置100は、Si基板11Aの上に、第1絶縁層12が設けられ、この第1絶縁層12の上に、電位配線層13が直接設けられ、この電位配線層13の上に第2絶縁層14が直接設けられ、さらに、この第2絶縁層14の上にチャネル層16が設けられている。

[0018]

チャネル層16には、電界効果トランジスタを構成するソース/ドレイン(S/D)領域16aが、所定の間隔を隔てて設けられ、ソース/ドレイン(S/D)領域16a,16bによって挟まれるチャネル領域が形成されるボディ領域19の上には、ゲート絶縁膜17を介在して、ゲート電極18が設けられている。なお、2つの電界効果トランジスタは、分離領域20により分離されている。説明の便宜状、2つの電界効果トランジスタを開示しているが、半導体回路においては、多くの電界効果トランジスタが設けられている。

[0019]

電位配線層13には、図2に示すように、平面的に見て層間絶縁層13cを介在させながら、それぞれ交互に所定の間隔を隔てて配設され、メタル配線からなる電源電位領域13aおよび接地電位領域13bが複数設けられている。本実施の形態におては、電源電位領域13aおよび接地電位領域13bは、ゲート電極18が延びる方向と同じ方向に延びる場合を示しているが、この方向にのみ限定されるものではない。

[0020]

また、選択された電界効果トランジスタの一方のソース/ドレイン(S/D) 領域16aと、選択された電源電位領域13aとを電気的に接続するために、第 2.絶縁層14を貫通するコンタクトプラグ15 a が設けられ、同様に、選択された電界効果トランジスタの他方のソース/ドレイン(S/D)領域16 b と、選択された接地電位領域13 b とを電気的に接続するために、第2絶縁層14を貫通するコンタクトプラグ15 b が設けられている。

[0021]

なお、電源電位領域 1 3 a および接地電位領域 1 3 b のメタル配線の幅は、約 1. 0 μ m ~ 約 1 0. 0 μ m 程度、配置ピッチ(層間絶縁層 1 3 c の幅)は、約 1. 0 μ m ~ 約 1 0. 0 μ m 程度に設けられる。

[0022]

(半導体装置100の製造方法)

次に、上記構成からなる半導体装置100の製造方法について、図3~図7を 参照して説明する。

[0023]

図3を参照して、シリコン基板 1 1 B を準備し、このシリコン基板 1 1 B の表面に、酸化膜からなる厚さ約 0. 1 μ m \sim 約 1. 0 μ m 程度の第 2 絶縁層 1 4 を形成する。その後、第 2 絶縁層 1 4 の所定領域に、コンタクトプラグ 1 5 a, 1 5 b を形成する。

[0024]

図4を参照して、第2絶縁層14の表面に、厚さ約0.1μm~約1.0μm 程度のシリコン酸化膜等からなる電位配線層13を形成する。その後、電位配線層13の所定領域に、平面的に見て層間絶縁層13cを介在させながら、それぞれ交互に所定の間隔を隔てて配設される、金属配線層からなる電源電位領域13aおよび接地電位領域13bを形成する。

[0025]

図5を参照して、電位配線層13、電源電位領域13aおよび接地電位領域13bの表面に、厚さ約0.1μm~約1.0μm程度の第1絶縁層12を形成する。その後、図6を参照して、シリコン基板11Bの天地を逆転させて、第1絶縁層12の表面に、シリコン基板11Aを貼り合せる。

[0026]

図7を参照して、シリコン基板11Bの表面から所定厚さのい領域を剥離させ、厚さ約0.05μm~約0.2μm程度のシリコン基板16とする。その後、このシリコン基板をチャネル層16として、電界効果トランジスタを構成するソース/ドレイン(S/D)領域16a,16b、ゲート絶縁膜17、およびゲート電極18を形成することにより、図1に示す半導体装置100が完成する。

[0027]

(作用・効果)

以上、本実施の形態における半導体装置100の構成によれば、電源電位領域13aおよび接地電位領域13bを電界効果トランジスタの積層方向に関係のない反対方向である、第2絶縁層14(埋め込み酸化膜)の下方側に設けていることから、電源電位領域13aおよび接地電位領域13bに段差を生じさせることがなくなる。その結果、電源電位領域および接地電位領域の配線抵抗の低下が図られ、半導体装置100の電気特性の安定化を図ることが可能になる。

[0028]

また、電源電位領域13 a および接地電位領域13 b が平面的に見てそれぞれ交互に所定の間隔を隔てて配設されていることから、電源電位領域13 a と接地電位領域13 b との間に、寄生容量(カップリングコンデンサ)C(図2参照)を形成させることが可能になる。その結果、外乱因子(たとえば、回路が動作することによる電源電位ノイズ/接地電位ノイズ等)に対して、この寄生容量をデカップリングコンデンサとして機能させることが可能になり、さらなる電源供給の安定化を図ることが可能になる。

[0029]

(実施の形態2)

次に、図8から図13を参照して、実施の形態2における半導体装置200およびその製造方法について説明する。なお、図8は、本実施の形態における半導体装置200の構造を示す断面図であり、図9は、図8中IX-IX線矢視断面図である。また、図10~図13は、本実施の形態における半導体装置200の製造方法を示す、第1~第4製造工程を示す製造工程断面図である。

[0030]

なお、以下の説明において、上記実施の形態1に示す半導体装置100と同一または相当部分については、同一の参照符号を付すことにより重複する説明は繰返さず、本実施の形態の特徴的部分についてのみ詳細に説明する。

[0031]

(半導体装置200の構造)

図8を参照して、本実施の形態における半導体装置200は、第1絶縁層12 と第2絶縁層14との間の構造が、上記実施の形態1における半導体装置100 と異なっている。具体的には、第1絶縁層12の上に、第1電位配線層13Aが 設けられ、この第1電位配線層13Aの上に誘電体層21が設けられ、さらに誘 電体層21の上に第2電位配線層13Bが設けられ、この第2電位配線層13B の上に、第2絶縁層14が設けられている。

[0032]

また、第1電位配線層13Aには、メタル配線からなる電源電位領域13aが設けられ、第2電位配線層13Bには、メタル配線からなる接地電位領域13bが設けられている。平面的に見た場合には、図9に示すように、上記実施の形態1の場合と同様に、電源電位領域13aおよび接地電位領域13bはそれぞれ交互に配設されることになる。また、電源電位領域13aおよび接地電位領域13bの幅、配置ピッチ、不純物濃度は、上記実施の形態1の場合と同様である。

なお、第1電位配線層13Aに接地電位領域13bを設け、第2電位配線層13Bに電源電位領域13aを設ける場合について図示しているが、第1電位配線層13Aに電源電位領域13aを設け、第2電位配線層13Bに接地電位領域13bを設けることも可能である。また、第1電位配線層13Aと接地電位領域13bとの間に誘電体層21を設けることにより、第1電位配線層13Aおよび接地電位領域13bを複数層設けることも可能である。

[0034]

[0033]

(半導体装置200の製造方法)

次に、上記構成からなる半導体装置200の製造方法について、図10~図1 3を参照して説明する。なお、特に示さない限り、膜厚さ等は上記実施の形態1 と同様である。

[0035]

図10を参照して、シリコン基板11Bを準備し、このシリコン基板11Bの 表面に、酸化膜からなる第2絶縁層14を形成する。その後、第2絶縁層14の 所定領域に、コンタクトプラグ15aを形成する。

[0036]

図11を参照して、第2絶縁層14の表面に、第2電位配線層13Bを形成する。その後、第2電位配線層13Bの所定領域に、所定の間隔を隔てて配設される、電源電位領域13aを形成する。

[0037]

図12を参照して、第2電位配線層13Bの表面に、厚さ約0.1 μ m~約1.0 μ m程度の誘電体層21を形成する。その後、誘電体層21、第2電位配線層13B、および第2絶縁層14に、シリコン基板11Bの所定領域に通じるコンタクトプラグ15bを形成する。なお、コンタクトプラグ15bと第2電位配線層13Bとの間の導通が問題となる場合には、コンタクトプラグ15bを取囲むように絶縁層を形成する。

[0038]

図13を参照して、誘電体層21の表面に、第1電位配線層13Aを形成する。その後、第1電位配線層13Aの所定領域に、所定の間隔を隔てて配設される、電源電位領域13bを形成する。その後、上記実施の形態1と同様の工程を採用することにより、図8に示す半導体装置200が完成する。

[0039]

(作用・効果)

以上、本実施の形態における半導体装置200の構成によっても、上記実施の 形態1の場合と同じ作用効果を得ることが可能になる。

[0040]

さらに、本実施の形態においては、第1電位配線層13Aと第2電位配線層1 3Bとの間に誘電体層21を設けることにより、電源電位領域13aと接地電位 領域13bとの間の寄生容量(カップリングコンデンサ)を大きくすることがで きる。その結果、この寄生容量におけるデカップリングコンデンサの機能の強化 を図ることが可能になる。

[0041]

(実施の形態3)

次に、図14および図15を参照して、実施の形態3における半導体装置300について説明する。なお、図14は、本実施の形態における半導体装置300の構造を示す断面図であり、図15は、図14中XV-XV線矢視断面図である

[0042]

なお、以下の説明において、上記実施の形態1および2に示す半導体装置100,200と同一または相当部分については、同一の参照符号を付すことにより重複する説明は繰返さず、本実施の形態の特徴的部分についてのみ詳細に説明する。

[0043]

(半導体装置300の構造)

図14を参照して、本実施の形態における半導体装置300は、基本的構造は上記実施の形態2において示した半導体装置200と同じであり、相違点は、第1電位配線層13Aおよび第2電位配線層13Bのいずれにも、電源電位領域13aおよび接地電位領域13bが平面的に見て交互に配設されている点にある。【0044】

また、図15に示すように、第1電位配線層13Aに配設される電源電位領域13aおよび接地電位領域13bの延びる方向と、第2電位配線層13Bに配設される電源電位領域13aおよび接地電位領域13bの延びる方向とが交差するように設けられており、具体的には、第1電位配線層13Aに配設される電源電位領域13aおよび接地電位領域13bの延びる方向は、ゲート電極18が延びる方向と同じ方向となるように設けられ、第2電位配線層13Bに配設される電源電位領域13aおよび接地電位領域13bの延びる方向は、ゲート電極18が延びる方向に対して直交する方向と同じ方向となるように設けられている。なお、上下方向に位置する電源電位領域13aの間、および、接地電位領域13bの

間は、適宜所定の領域においてコンタクトプラグ31により連結されている。

[0045]

なお、第1電位配線層13Aと接地電位領域13bとの間に誘電体層21を設けることにより、第1電位配線層13Aおよび接地電位領域13bを複数層設けることも可能である。

[0046]

上記構成からなる半導体装置300の製造方法については、上記実施の形態2 において説明した半導体装置200の製造方法と同様にして製造することが可能 である。

[0047]

(作用・効果)

以上、本実施の形態における半導体装置300の構成によっても、上記実施の 形態2の場合と同じ作用効果を得ることが可能になる。さらに、本実施の形態に おいては、第1電位配線層13Aと第2電位配線層13Bとの間においても、図 15に示すように、電源電位領域13aと接地電位領域13bとの間の寄生容量 (カップリングコンデンサ)を生じさせることが可能になるため、寄生容量を増 大させることができ、さらなるデカップリングコンデンサとしての機能の強化を 図ることが可能になる。

[0048]

ここで、上述した実施の形態1~3に示す半導体装置100~300においては、いわゆるSOI構造を採用することにより、接合容量を小さくして、半導体回路の演算処理の高速化を図っている。また、ラッチアップフリーであることから、nMOS/pMOSトランジスタの間隔を最小限にすることができる。さらに、サブスレッショルド特性が良いため、低電圧動作に対しても有利である。

[0049]

しかし、電界効果トランジスタのボディ領域19は、フローティング状態にあるため、ボディ領域19に注入されたホットキャリアによる発熱が問題になると考えられる。そこで、以下に示す実施の形態4~6においては、この発熱の問題を解決するために、上記実施の形態1に示す半導体装置100の構造を基本とし

て、新たな構造を開示している。なお、説明の便宜上、半導体装置100の構造 を基本構造としているが、実施の形態2に示す半導体装置200、および、実施 の形態3に示す半導体装置300に適用することも可能である。

[0050]

(実施の形態4)

図16から図18を参照して、実施の形態4における半導体装置400およびその製造方法について説明する。なお、図16は、本実施の形態における半導体装置400の構造を示す断面図であり、図17は、本実施の形態における半導体装置400の部分拡大平面図であり、図18は、本実施の形態における半導体装置400の製造方法を示す、製造工程断面図である。なお、上記の説明において、上記実施の形態1に示す半導体装置100と同一または相当部分については、同一の参照符号を付すことにより重複する説明は繰返さず、本実施の形態の特徴的部分についてのみ詳細に説明する。

[0051]

(半導体装置400の構造)

図16および図17を参照して、本実施の形態における半導体装置400は、基本的構造は上記実施の形態1において示した半導体装置100と同じであり、相違点は、チャネル層16と第2絶縁層14との間において、第2絶縁層14の上に電源層41が設けられ、この電源層41の上に第3絶縁層42が設けられており、さらに、図17に示すように、ボディ領域19と電源層41とがチャネル部でない領域にコンタクト領域を設け、ボディ領域19と電源層41とがボディコンタクトプラグ43により接続されている。

[0052]

なお、コンタクトプラグ15a,15bと電源層41との間の導通を回避する ために、コンタクトプラグ15a,15bを取囲むように絶縁層15c,15d が設けられている。

[0053]

(半導体装置400の製造方法)

次に、上記構成からなる半導体装置400の製造方法について、図18を参照

して説明する。シリコン基板11Bを準備し、このシリコン基板11Bの表面に、酸化膜からなる第3絶縁層42を形成する。その後、第3絶縁層42の所定領域に、ボディコンタクトプラグ43a,43bを形成する。その後、第3絶縁層42の表面に電源層41を形成し、さらに、電源層41の表面に第2絶縁層14を形成する。

[0054]

次に、第2絶縁層14、電源層41、および第3絶縁層42を貫通し、シリコン基板11Bの表面の所定領域に達し、絶縁層15c, 15dに取囲まれたコンタクトプラグ15a, 15bを形成する。その後、図4~図7で示した工程を採用することにより、図16に示す半導体装置400が完成する。

[0055]

(作用・効果)

以上、本実施の形態における半導体装置400の構成によれば、ボディ領域19が電源層41に接続される結果、ボディ領域19の電位を安定させることが可能になる。その結果、上記実施の形態1の半導体装置100によって得られる作用効果に加え、ボディ領域19に注入されたホットキャリアによる発熱の問題を回避することが可能になる。

[0056]

なお、実施の形態2に示す半導体装置200、および、実施の形態3に示す半 導体装置300に適用することによっても、同様の作用効果をさらに得ることが 可能である。

[0057]

(実施の形態5)

図19~図21を参照して、実施の形態5における半導体装置500およびその製造方法について説明する。なお、図19は、本実施の形態における半導体装置500の構造を示す断面図であり、図20および図21は、本実施の形態における半導体装置500の製造方法を示す、第1および第2製造工程断面図である。なお、上記の説明において、上記実施の形態1に示す半導体装置100、および上記実施の形態4に示す半導体装置400と同一または相当部分については、

同一の参照符号を付すことにより重複する説明は繰返さず、本実施の形態の特徴的部分についてのみ詳細に説明する。

[0058]

(半導体装置500の構造)

図19を参照して、本実施の形態における半導体装置400は、基本的構造は上記実施の形態4において示した半導体装置400と同じであり、相違点は、ボディ領域19に下方領域には、第3絶縁層42の絶縁領域を設けることなく、第3絶縁層42にボディコンタクト領域51a,51bを設け、ボディ領域19の全体が、電源層41と直接接触するように構成したものである。

[0059]

(半導体装置500の製造方法)

次に、上記構成からなる半導体装置400の製造方法について、図20および 図21を参照して説明する。

[0060]

図20を参照して、シリコン基板11Bを準備し、このシリコン基板11Bの上方にボディコンタクト領域51a,51bとなる領域を覆うマスク52を設け、シリコン基板11Bの表面に、酸化膜からなる第3絶縁層42を形成する。これにより、第3絶縁層42の所定領域にボディコンタクト領域51a,51bが形成される。その後、第3絶縁層42の表面に電源層41を形成し、さらに、電源層41の表面に第2絶縁層14を形成する。

[0061]

図21を参照して、第2絶縁層14、電源層41、および第3絶縁層42を貫通し、シリコン基板11Bの表面の所定領域に達し、絶縁層15c,15dに取囲まれたコンタクト領域15a,15bを形成する。その後、図4~図7で示した工程を採用することにより、図19に示す半導体装置500が完成する。

[0062]

(作用・効果)

以上、本実施の形態における半導体装置500の構成によっても、ボディ領域 19の電位を安定させることが可能になり、上記実施の形態4と同様の作用効果 を得ることが可能になる。また、ボディ領域19の真下領域にボディコンタクト 領域51a, 51bが設けられるため、半導体装置のレイアウト面積の増大を招 くことがない。

[0063]

(実施の形態6)

図22を参照して、実施の形態6における半導体装置600について説明する。なお、図22は、本実施の形態における半導体装置600の構造を示す断面図でる。なお、上記の説明において、上記実施の形態1に示す半導体装置100、および上記実施の形態5に示す半導体装置500と同一または相当部分については、同一の参照符号を付すことにより重複する説明は繰返さず、本実施の形態の特徴的部分についてのみ詳細に説明する。

[0064]

(半導体装置600の構造)

図22を参照して、本実施の形態における半導体装置600は、基本的構造は上記実施の形態4において示した半導体装置400と同じであり、相違点は、ボディ領域19に下方領域において第3絶縁層42を貫通するボディコンタクト領域51c,51が、上記図20に示す工程において、マスク52の幅が、写真製版技術における最小寸法幅により形成されていることを特徴としている。本実施の形態におけるボディコンタクト領域51c,51の幅は、約0.1μm程度である。

[0065]

上記構成からなる半導体装置 6 0 0 の製造方法については、上記実施の形態 5 において説明した半導体装置 5 0 0 の製造方法と同様にして製造することが可能である。

[0066]

(作用・効果)

以上、本実施の形態における半導体装置600の構成によっても、ボディ領域19の電位を安定させることが可能になり、上記実施の形態5と同様の作用効果を得ることが可能になる。

[0067]

なお、上記実施の形態4~6の構成は、実施の形態1に示す半導体装置100 への適用に限定されず、実施の形態2に示す半導体装置200、および、実施の 形態3に示す半導体装置300に適用することによっても、同様の作用効果をさ らに得ることが可能である。

[0068]

また、近年の多ビット化に伴い、データバスの配線面積が大きくなる傾向にある。また、データバスのような信号の配線は、隣の配線とのデータ干渉の影響が大きいと考えられる。このような、配線面積が大きく、データ干渉の影響を受けやすい配線の配線領域をSOIトランジスタ下の埋め込み酸化膜下に構成し、かつ、その配線層領域のデータバス配線間に、シールドされた電源電位配線を形成する。

[0069].

この構成により、半導体装置の面積を増大させることなく、十分なシールドを 実現させることが可能になる。また、上記実施の形態 1 ~ 6 に示す構成と組合わ せることも可能である。

[0070]

なお、上述した各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

[0071]

【発明の効果】

本発明に基づいた半導体装置によれば、電源電位領域と接地電位領域との間に、寄生容量(カップリングコンデンサ)を形成させることが可能になる。その結果、外乱因子に対して、この寄生容量をデカップリングコンデンサとして機能させることが可能になり、さらなる電源供給の安定化を図ることが可能になる。

【図面の簡単な説明】

【図1】 実施の形態1における半導体装置の構造を示す断面図である。

- 【図2】 図1中II-II線矢視断面図である。
- 【図3】 実施の形態1における半導体装置の製造方法を示す、第1製造工程を示す製造工程断面図である。
- 【図4】 実施の形態1における半導体装置の製造方法を示す、第2製造工程を示す製造工程断面図である。
- 【図5】 実施の形態1における半導体装置の製造方法を示す、第3製造工程を示す製造工程断面図である。
- 【図6】 実施の形態1における半導体装置の製造方法を示す、第4製造工程を示す製造工程断面図である。
- 【図7】 実施の形態1における半導体装置の製造方法を示す、第5製造工程を示す製造工程断面図である。
 - 【図8】 実施の形態2における半導体装置の構造を示す断面図である。
 - 【図9】 図8中IX-IX線矢視断面図である。
- 【図10】 実施の形態2における半導体装置の製造方法を示す、第1製造工程を示す製造工程断面図である。
- 【図11】 実施の形態2における半導体装置の製造方法を示す、第2製造工程を示す製造工程断面図である。
- 【図12】 実施の形態2における半導体装置の製造方法を示す、第3製造工程を示す製造工程断面図である。
- 【図13】 実施の形態2における半導体装置の製造方法を示す、第4製造工程を示す製造工程断面図である。
 - 【図14】 実施の形態3における半導体装置の構造を示す断面図である。
 - 【図15】 図14中XV-XV線矢視断面図である。
 - 【図 1 6 】 実施の形態 4 における半導体装置の構造を示す断面図である。
 - 【図17】 実施の形態4における半導体装置の部分拡大平面図である。
- 【図18】 実施の形態4における半導体装置の製造方法を示す、製造工程 断面図である。
 - 【図19】 実施の形態5における半導体装置の構造を示す断面図である。
 - 【図20】 実施の形態5における半導体装置の製造方法を示す、第1製造

工程を示す製造工程断面図である。

【図21】 実施の形態5における半導体装置の製造方法を示す、第2製造工程を示す製造工程断面図である。


【図22】 実施の形態6における半導体装置の構造を示す断面図である。 【符号の説明】

11A, 11B シリコン(Si)基板、12 第1絶縁層、13 電位配線層、13A 第1電位配線層、13B 第2電位配線層、13a 電源電位領域、13b 接地電位領域、14 第2絶縁層、15a, 15b コンタクトプラグ、16 チャネル層、17 ゲート絶縁膜、18 ゲート電極、19 ボディ領域、20 分離領域、21 誘電体層、31 コンタクトプラグ、41 電源層、42 第3絶縁層、43 ボディコンタクトプラグ、51a, 51b, 51c, 51d ボディコンタクト領域、100, 200, 300, 400, 500, 600 半導体装置、C カップリングコンデンサ。

【書類名】

図面

【図1】



11A:Si基板

12:第1絶縁層

13:電位配線層

13a:電源電位領域

13b:接地電位領域

13c:層間絶縁層

14:第2絶縁層

15a:コンタクトプラグ

15b:コンタクトプラグ

16:チャネル層

16a:S/D領域

16b:S/D領域

17:ゲート絶縁膜


18:ゲート電極

19:ボディ領域

20:分離領域


100:半導体装置

【図2】




C:カップリングコンデンサ


【図3】




【図4】




【図5】




【図6】



【図7】




【図8】




21:誘電体層


【図9】




【図10】




【図11】




【図12】




【図13】



【図14】




【図15】




31:コンタクトプラグ

【図16】




41:電源層 42:第3絶縁層

【図17】




43:ボディコンタクトプラグ

【図18】




【図19】




51a:ポディコンタクト領域 51b:ボディコンタクト領域

【図20】




52:マスク

【図21】



【図22】



51c:ボディコンタクト領域 51d:ボディコンタクト領域

- * 【書類名】 要約書
- 【要約】

【課題】 複数の半導体回路を備える半導体装置において、半導体装置の断面構造に関係なく、電源電位および接地電位の強化を可能とする、半導体装置を提供する。

【解決手段】 電位配線層13には、平面的に見て層間絶縁層13cを介在させながら、それぞれ交互に配設される電源電位領域13aおよび接地電位領域13bが複数設けられている。選択された電界効果トランジスタの一方のソース/ドレイン(S/D)領域16aと、選択された電源電位領域13aとを電気的に接続するために、第2絶縁層14を貫通するコンタクトプラグ15aが設けられ、選択された電界効果トランジスタの他方のソース/ドレイン(S/D)領域16bと、選択された接地電位領域13bとを電気的に接続するために、第2絶縁層14を貫通するコンタクトプラグ15bが設けられている。

【選択図】 図1

出願人履歴情報

識別番号

[503121103]

1. 変更年月日 2003年 4月 1日

[変更理由] 新規登録

住 所 東京都千代田区丸の内二丁目4番1号

氏 名 株式会社ルネサステクノロジ